ПІДВИЩЕННЯ ШВИДКОДІЇ ОБЧИСЛЕННЯ ЛОГІЧНИХ ФУНКЦІЙ У МІКРОПРОЦЕСОРНИХ ПРИСТРОЯХ

Автор(и)

  • Руслан Валерійович Петросян Житомирський державний технологічний університет, Україна https://orcid.org/0000-0002-0388-8821
  • Владислав Вікторович Чухов Житомирський державний технологічний університет, Україна https://orcid.org/0000-0001-7782-9077

DOI:

https://doi.org/10.26642/tn-2011-2(57)-95-97

Анотація

У роботі детально розглянуто обчислення логічних функцій. Запропоновано методику підвищення швидкодії обчислення логічних функцій у мікропроцесорних пристроях із використанням побітових логічних операцій.

##submission.downloads##

Опубліковано

2016-06-01

Як цитувати

Петросян, Р. В., & Чухов, В. В. (2016). ПІДВИЩЕННЯ ШВИДКОДІЇ ОБЧИСЛЕННЯ ЛОГІЧНИХ ФУНКЦІЙ У МІКРОПРОЦЕСОРНИХ ПРИСТРОЯХ. Вісник ЖДТУ. Серія "Технічні науки", (2(57), 95–97. https://doi.org/10.26642/tn-2011-2(57)-95-97

Номер

№ 2(57) (2011)

Розділ

Прилади

Ліцензія

Авторське право (c) 2020 Руслан Валерійович Петросян, Владислав Вікторович Чухов

Creative Commons License

Ця робота ліцензується відповідно до Creative Commons Attribution-NonCommercial 4.0 International License.

Автор, який подає матеріали до друку, зберігає за собою всі авторські права та надає відповідному виданню право першої публікації, дозволяючи розповсюджувати даний матеріал із зазначенням авторства та джерела первинної публікації, а також погоджується на розміщення її електронної версії на сайті Національної бібліотеки ім. В.І. Вернадського та у відкритому доступі в електронному архіві університету та на сайті журналу.